基于FPGA的MIPS架构的CPU设计
一、设计要求:
1. 设计一个基于MIPS架构的基本CPU，并能下载到FPGA上。利用所设计的CPU能够执行相应的程序，并能返回正确结果。
2. 扩展完成以下内容：设计深度为5流水线CPU。
5个流水段分别命名为IF(取指),ID（指令译码）,EXE（执行）,MEM（访存）和WB（回写）。
3. 当指令采用流水线技术行执行时候可能会产生相关和冲突。请采取简单方式合理解决冲突。
二、 开发环境和工具：
1. win8.1
2. Xilinx ISE 14.7
3. FPGA Anvyl
4. verlog