void s3c_i2c1_cfg_gpio(struct platform_device *dev)
{
	if (soc_is_exynos5250())
		s3c_gpio_cfgall_range(EXYNOS5_GPB3(2), 2,
				      S3C_GPIO_SFN(2), S3C_GPIO_PULL_UP);

	else if (soc_is_exynos5260())
		s3c_gpio_cfgall_range(EXYNOS5260_GPB4(2), 2,
				      S3C_GPIO_SFN(2), S3C_GPIO_PULL_UP);

	else if (soc_is_exynos5410())
		s3c_gpio_cfgall_range(EXYNOS5410_GPB3(2), 2,
				      S3C_GPIO_SFN(2), S3C_GPIO_PULL_UP);

	else if (soc_is_exynos5420())
		s3c_gpio_cfgall_range(EXYNOS5420_GPB3(2), 2,
				      S3C_GPIO_SFN(2), S3C_GPIO_PULL_UP);

	else if (soc_is_exynos3250())
		s3c_gpio_cfgall_range(EXYNOS3_GPD1(2), 2,
				      S3C_GPIO_SFN(2), S3C_GPIO_PULL_UP);

	else	/* EXYNOS4210, EXYNOS4212, and EXYNOS4412 */
		s3c_gpio_cfgall_range(EXYNOS4_GPD1(2), 2,
				      S3C_GPIO_SFN(2), S3C_GPIO_PULL_UP);
}
void s3c_i2c0_cfg_gpio(struct platform_device *dev)
{
	if (soc_is_exynos5250())
		s3c_gpio_cfgall_range(EXYNOS5_GPB3(0), 2,
				      S3C_GPIO_SFN(2), S3C_GPIO_PULL_UP);

	else	/* EXYNOS4210, EXYNOS4212, EXYNOS4412 and EXYNOS4270 */
		s3c_gpio_cfgall_range(EXYNOS4_GPD1(0), 2,
				      S3C_GPIO_SFN(2), S3C_GPIO_PULL_UP);
}
void exynos5_hs_i2c1_cfg_gpio(struct platform_device *dev)
{
	if (soc_is_exynos5250())
		s3c_gpio_cfgall_range(EXYNOS5_GPB3(2), 2,
				S3C_GPIO_SFN(4), S3C_GPIO_PULL_UP);
	else if (soc_is_exynos5410())
		s3c_gpio_cfgall_range(EXYNOS5410_GPA2(2), 2,
				S3C_GPIO_SFN(3), S3C_GPIO_PULL_UP);
	else if (soc_is_exynos5420())
		s3c_gpio_cfgall_range(EXYNOS5420_GPA2(2), 2,
				S3C_GPIO_SFN(3), S3C_GPIO_PULL_UP);
	else
		pr_err("failed to configure gpio for hs-i2c1\n");
}
void s3c_i2c0_cfg_gpio(struct platform_device *dev)
{
	if (soc_is_exynos5210() || soc_is_exynos5250())
		s3c_gpio_cfgall_range(EXYNOS5_GPB3(0), 2,
			S3C_GPIO_SFN(2), S3C_GPIO_PULL_UP);
	else {
		s3c_gpio_cfgall_range(EXYNOS4_GPD1(0), 2,
			S3C_GPIO_SFN(2), S3C_GPIO_PULL_UP);
#if defined(CONFIG_TARGET_TAB3_3G8) || defined(CONFIG_TARGET_TAB3_LTE8)
		s5p_gpio_set_drvstr(EXYNOS4_GPD1(0), S5P_GPIO_DRVSTR_LV3);
		s5p_gpio_set_drvstr(EXYNOS4_GPD1(1), S5P_GPIO_DRVSTR_LV3);
#endif
	}
}
Beispiel #5
0
void s3c_i2c1_cfg_gpio(struct platform_device *dev)
{
#if defined(CONFIG_MACH_TINY4412)
	s3c_gpio_cfgall_range(EXYNOS4_GPD1(2), 2,
			S3C_GPIO_SFN(2), S3C_GPIO_PULL_NONE);
#else
	if (soc_is_exynos5210() || soc_is_exynos5250())
		s3c_gpio_cfgall_range(EXYNOS5_GPB3(2), 2,
			S3C_GPIO_SFN(2), S3C_GPIO_PULL_UP);
	else
		s3c_gpio_cfgall_range(EXYNOS4_GPD1(2), 2,
			S3C_GPIO_SFN(2), S3C_GPIO_PULL_UP);
#endif
}
void s3c_i2c0_cfg_gpio(struct platform_device *dev)
{
	if (soc_is_exynos5250())
		s3c_gpio_cfgall_range(EXYNOS5_GPB3(0), 2,
				      S3C_GPIO_SFN(2), S3C_GPIO_PULL_UP);

	else if (soc_is_exynos5410())
		s3c_gpio_cfgall_range(EXYNOS5410_GPB3(0), 2,
				      S3C_GPIO_SFN(2), S3C_GPIO_PULL_UP);

	else if (soc_is_exynos5420())
		s3c_gpio_cfgall_range(EXYNOS5420_GPB3(0), 2,
				      S3C_GPIO_SFN(2), S3C_GPIO_PULL_UP);

	else	/* EXYNOS4210, EXYNOS4212, and EXYNOS4412 */
		s3c_gpio_cfgall_range(EXYNOS4_GPD1(0), 2,
				      S3C_GPIO_SFN(2), S3C_GPIO_PULL_UP);

	if (soc_is_exynos5420()) {
		s5p_gpio_set_drvstr(EXYNOS5_GPB3(0), S5P_GPIO_DRVSTR_LV4);
		s5p_gpio_set_drvstr(EXYNOS5_GPB3(1), S5P_GPIO_DRVSTR_LV4);
	}

}
Beispiel #7
0
		S3C_GPIO_PULL_DOWN},	/* NC */
	{EXYNOS5_GPB1(3),   S3C_GPIO_SLP_INPUT,
		S3C_GPIO_PULL_DOWN},	/* NC */
	{EXYNOS5_GPB1(4),   S3C_GPIO_SLP_INPUT,
		S3C_GPIO_PULL_DOWN},	/* NC */

	{EXYNOS5_GPB2(0),   S3C_GPIO_SLP_OUT0,
		S3C_GPIO_PULL_NONE},	/* LCD_PWM_IN_1.8V */
	{EXYNOS5_GPB2(1),   S3C_GPIO_SLP_OUT0,
		S3C_GPIO_PULL_NONE},	/* MOTOR_PWM */
	{EXYNOS5_GPB2(2),   S3C_GPIO_SLP_INPUT,
		S3C_GPIO_PULL_NONE},	/* CODEC_SDA_1.8V */
	{EXYNOS5_GPB2(3),   S3C_GPIO_SLP_INPUT,
		S3C_GPIO_PULL_NONE},	/* CODEC_SCL_1.8V */

	{EXYNOS5_GPB3(0),   S3C_GPIO_SLP_INPUT,
		S3C_GPIO_PULL_NONE},	/* MHL_DSDA_1.8V */
	{EXYNOS5_GPB3(1),   S3C_GPIO_SLP_INPUT,
		S3C_GPIO_PULL_NONE},	/* MHL_DSCL_1.8V */
	{EXYNOS5_GPB3(2),   S3C_GPIO_SLP_INPUT,
		S3C_GPIO_PULL_NONE},	/* GSENSE_SDA_1.8V */
	{EXYNOS5_GPB3(3),   S3C_GPIO_SLP_INPUT,
		S3C_GPIO_PULL_NONE},	/*  GSENSE_SCL_1.8V */

	{EXYNOS5_GPC0(0),  S3C_GPIO_SLP_INPUT,
		S3C_GPIO_PULL_DOWN},	/* NAND_CLK */
	{EXYNOS5_GPC0(1),  S3C_GPIO_SLP_INPUT,
		S3C_GPIO_PULL_DOWN},	/* NAND_CMD */
	{EXYNOS5_GPC0(2),  S3C_GPIO_SLP_OUT0,
		S3C_GPIO_PULL_NONE},	/* eMMC_EN */
	{EXYNOS5_GPC0(3),  S3C_GPIO_SLP_INPUT,