static void ma5d4evk_spi0_hw_init(void) { at91_pio3_set_a_periph(AT91_PIO_PORTC, 0, 0); /* SPI0_MISO */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 1, 0); /* SPI0_MOSI */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 2, 0); /* SPI0_SPCK */ at91_set_pio_output(AT91_PIO_PORTC, 3, 1); /* SPI0_CS0 */ /* Enable clock */ at91_periph_clk_enable(ATMEL_ID_SPI0); }
void ma5d4evk_macb0_hw_init(void) { at91_pio3_set_a_periph(AT91_PIO_PORTB, 0, 0); /* ETXCK_EREFCK */ at91_pio3_set_a_periph(AT91_PIO_PORTB, 6, 0); /* ERXDV */ at91_pio3_set_a_periph(AT91_PIO_PORTB, 8, 0); /* ERX0 */ at91_pio3_set_a_periph(AT91_PIO_PORTB, 9, 0); /* ERX1 */ at91_pio3_set_a_periph(AT91_PIO_PORTB, 7, 0); /* ERXER */ at91_pio3_set_a_periph(AT91_PIO_PORTB, 2, 0); /* ETXEN */ at91_pio3_set_a_periph(AT91_PIO_PORTB, 12, 0); /* ETX0 */ at91_pio3_set_a_periph(AT91_PIO_PORTB, 13, 0); /* ETX1 */ at91_pio3_set_a_periph(AT91_PIO_PORTB, 17, 0); /* EMDIO */ at91_pio3_set_a_periph(AT91_PIO_PORTB, 16, 0); /* EMDC */ /* Enable clock */ at91_periph_clk_enable(ATMEL_ID_GMAC0); }
static void ma5d4evk_serial_hw_init(void) { /* USART0 */ at91_pio3_set_a_periph(AT91_PIO_PORTD, 13, 1); /* TXD */ at91_pio3_set_a_periph(AT91_PIO_PORTD, 12, 0); /* RXD */ at91_pio3_set_a_periph(AT91_PIO_PORTD, 11, 0); /* RTS */ at91_pio3_set_a_periph(AT91_PIO_PORTD, 10, 0); /* CTS */ at91_periph_clk_enable(ATMEL_ID_USART0); /* USART1 */ at91_pio3_set_a_periph(AT91_PIO_PORTD, 17, 1); /* TXD */ at91_pio3_set_a_periph(AT91_PIO_PORTD, 16, 0); /* RXD */ at91_pio3_set_a_periph(AT91_PIO_PORTD, 15, 0); /* RTS */ at91_pio3_set_a_periph(AT91_PIO_PORTD, 14, 0); /* CTS */ at91_periph_clk_enable(ATMEL_ID_USART1); }
static void at91sam9x5ek_nand_hw_init(void) { struct at91_smc *smc = (struct at91_smc *)ATMEL_BASE_SMC; struct at91_matrix *matrix = (struct at91_matrix *)ATMEL_BASE_MATRIX; unsigned long csa; /* Enable CS3 */ csa = readl(&matrix->ebicsa); csa |= AT91_MATRIX_EBI_CS3A_SMC_SMARTMEDIA; /* NAND flash on D16 */ csa |= AT91_MATRIX_NFD0_ON_D16; /* Configure IO drive */ csa &= ~AT91_MATRIX_EBI_EBI_IOSR_NORMAL; writel(csa, &matrix->ebicsa); /* Configure SMC CS3 for NAND/SmartMedia */ writel(AT91_SMC_SETUP_NWE(1) | AT91_SMC_SETUP_NCS_WR(0) | AT91_SMC_SETUP_NRD(1) | AT91_SMC_SETUP_NCS_RD(0), &smc->cs[3].setup); writel(AT91_SMC_PULSE_NWE(3) | AT91_SMC_PULSE_NCS_WR(5) | AT91_SMC_PULSE_NRD(4) | AT91_SMC_PULSE_NCS_RD(6), &smc->cs[3].pulse); writel(AT91_SMC_CYCLE_NWE(5) | AT91_SMC_CYCLE_NRD(6), &smc->cs[3].cycle); writel(AT91_SMC_MODE_RM_NRD | AT91_SMC_MODE_WM_NWE | AT91_SMC_MODE_EXNW_DISABLE | #ifdef CONFIG_SYS_NAND_DBW_16 AT91_SMC_MODE_DBW_16 | #else /* CONFIG_SYS_NAND_DBW_8 */ AT91_SMC_MODE_DBW_8 | #endif AT91_SMC_MODE_TDF_CYCLE(1), &smc->cs[3].mode); at91_periph_clk_enable(ATMEL_ID_PIOCD); /* Configure RDY/BSY */ at91_set_gpio_input(CONFIG_SYS_NAND_READY_PIN, 1); /* Enable NandFlash */ at91_set_gpio_output(CONFIG_SYS_NAND_ENABLE_PIN, 1); at91_pio3_set_a_periph(AT91_PIO_PORTD, 0, 1); /* NAND OE */ at91_pio3_set_a_periph(AT91_PIO_PORTD, 1, 1); /* NAND WE */ at91_pio3_set_a_periph(AT91_PIO_PORTD, 2, 1); /* NAND ALE */ at91_pio3_set_a_periph(AT91_PIO_PORTD, 3, 1); /* NAND CLE */ at91_pio3_set_a_periph(AT91_PIO_PORTD, 6, 1); at91_pio3_set_a_periph(AT91_PIO_PORTD, 7, 1); at91_pio3_set_a_periph(AT91_PIO_PORTD, 8, 1); at91_pio3_set_a_periph(AT91_PIO_PORTD, 9, 1); at91_pio3_set_a_periph(AT91_PIO_PORTD, 10, 1); at91_pio3_set_a_periph(AT91_PIO_PORTD, 11, 1); at91_pio3_set_a_periph(AT91_PIO_PORTD, 12, 1); at91_pio3_set_a_periph(AT91_PIO_PORTD, 13, 1); }
static void at91sam9x5ek_lcd_hw_init(void) { if (has_lcdc()) { at91_pio3_set_a_periph(AT91_PIO_PORTC, 26, 0); /* LCDPWM */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 27, 0); /* LCDVSYNC */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 28, 0); /* LCDHSYNC */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 24, 0); /* LCDDISP */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 29, 0); /* LCDDEN */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 30, 0); /* LCDPCK */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 0, 0); /* LCDD0 */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 1, 0); /* LCDD1 */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 2, 0); /* LCDD2 */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 3, 0); /* LCDD3 */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 4, 0); /* LCDD4 */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 5, 0); /* LCDD5 */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 6, 0); /* LCDD6 */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 7, 0); /* LCDD7 */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 8, 0); /* LCDD8 */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 9, 0); /* LCDD9 */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 10, 0); /* LCDD10 */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 11, 0); /* LCDD11 */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 12, 0); /* LCDD12 */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 13, 0); /* LCDD13 */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 14, 0); /* LCDD14 */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 15, 0); /* LCDD15 */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 16, 0); /* LCDD16 */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 17, 0); /* LCDD17 */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 18, 0); /* LCDD18 */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 19, 0); /* LCDD19 */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 20, 0); /* LCDD20 */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 21, 0); /* LCDD21 */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 22, 0); /* LCDD22 */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 23, 0); /* LCDD23 */ at91_periph_clk_enable(ATMEL_ID_LCDC); } }
void lcd_disable(void) { if (has_lcdc()) at91_pio3_set_a_periph(AT91_PIO_PORTC, 29, 0); /* power down */ }
void lcd_enable(void) { if (has_lcdc()) at91_pio3_set_a_periph(AT91_PIO_PORTC, 29, 1); /* power up */ }
static void sama5d4_xplained_nand_hw_init(void) { struct at91_smc *smc = (struct at91_smc *)ATMEL_BASE_SMC; at91_periph_clk_enable(ATMEL_ID_SMC); /* Configure SMC CS3 for NAND */ writel(AT91_SMC_SETUP_NWE(1) | AT91_SMC_SETUP_NCS_WR(1) | AT91_SMC_SETUP_NRD(1) | AT91_SMC_SETUP_NCS_RD(1), &smc->cs[3].setup); writel(AT91_SMC_PULSE_NWE(2) | AT91_SMC_PULSE_NCS_WR(3) | AT91_SMC_PULSE_NRD(2) | AT91_SMC_PULSE_NCS_RD(3), &smc->cs[3].pulse); writel(AT91_SMC_CYCLE_NWE(5) | AT91_SMC_CYCLE_NRD(5), &smc->cs[3].cycle); writel(AT91_SMC_TIMINGS_TCLR(2) | AT91_SMC_TIMINGS_TADL(7) | AT91_SMC_TIMINGS_TAR(2) | AT91_SMC_TIMINGS_TRR(3) | AT91_SMC_TIMINGS_TWB(7) | AT91_SMC_TIMINGS_RBNSEL(3)| AT91_SMC_TIMINGS_NFSEL(1), &smc->cs[3].timings); writel(AT91_SMC_MODE_RM_NRD | AT91_SMC_MODE_WM_NWE | AT91_SMC_MODE_EXNW_DISABLE | AT91_SMC_MODE_DBW_8 | AT91_SMC_MODE_TDF_CYCLE(3), &smc->cs[3].mode); at91_pio3_set_a_periph(AT91_PIO_PORTC, 5, 0); /* D0 */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 6, 0); /* D1 */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 7, 0); /* D2 */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 8, 0); /* D3 */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 9, 0); /* D4 */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 10, 0); /* D5 */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 11, 0); /* D6 */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 12, 0); /* D7 */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 13, 0); /* RE */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 14, 0); /* WE */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 15, 1); /* NCS */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 16, 1); /* RDY */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 17, 1); /* ALE */ at91_pio3_set_a_periph(AT91_PIO_PORTC, 18, 1); /* CLE */ }
static void ma5d4evk_lcd_hw_init(void) { at91_pio3_set_a_periph(AT91_PIO_PORTA, 24, 1); /* LCDPWM */ at91_pio3_set_a_periph(AT91_PIO_PORTA, 25, 0); /* LCDDISP */ at91_pio3_set_a_periph(AT91_PIO_PORTA, 26, 0); /* LCDVSYNC */ at91_pio3_set_a_periph(AT91_PIO_PORTA, 27, 0); /* LCDHSYNC */ at91_pio3_set_a_periph(AT91_PIO_PORTA, 28, 0); /* LCDDOTCK */ at91_pio3_set_a_periph(AT91_PIO_PORTA, 29, 1); /* LCDDEN */ at91_pio3_set_a_periph(AT91_PIO_PORTA, 0, 0); /* LCDD0 */ at91_pio3_set_a_periph(AT91_PIO_PORTA, 1, 0); /* LCDD1 */ at91_pio3_set_a_periph(AT91_PIO_PORTA, 2, 0); /* LCDD2 */ at91_pio3_set_a_periph(AT91_PIO_PORTA, 3, 0); /* LCDD3 */ at91_pio3_set_a_periph(AT91_PIO_PORTA, 4, 0); /* LCDD4 */ at91_pio3_set_a_periph(AT91_PIO_PORTA, 5, 0); /* LCDD5 */ at91_pio3_set_a_periph(AT91_PIO_PORTA, 6, 0); /* LCDD6 */ at91_pio3_set_a_periph(AT91_PIO_PORTA, 7, 0); /* LCDD7 */ at91_pio3_set_a_periph(AT91_PIO_PORTA, 8, 0); /* LCDD9 */ at91_pio3_set_a_periph(AT91_PIO_PORTA, 9, 0); /* LCDD8 */ at91_pio3_set_a_periph(AT91_PIO_PORTA, 10, 0); /* LCDD10 */ at91_pio3_set_a_periph(AT91_PIO_PORTA, 11, 0); /* LCDD11 */ at91_pio3_set_a_periph(AT91_PIO_PORTA, 12, 0); /* LCDD12 */ at91_pio3_set_a_periph(AT91_PIO_PORTA, 13, 0); /* LCDD13 */ at91_pio3_set_a_periph(AT91_PIO_PORTA, 14, 0); /* LCDD14 */ at91_pio3_set_a_periph(AT91_PIO_PORTA, 15, 0); /* LCDD15 */ at91_pio3_set_a_periph(AT91_PIO_PORTA, 16, 0); /* LCDD16 */ at91_pio3_set_a_periph(AT91_PIO_PORTA, 17, 0); /* LCDD17 */ at91_pio3_set_a_periph(AT91_PIO_PORTA, 18, 0); /* LCDD18 */ at91_pio3_set_a_periph(AT91_PIO_PORTA, 19, 0); /* LCDD19 */ at91_pio3_set_a_periph(AT91_PIO_PORTA, 20, 0); /* LCDD20 */ at91_pio3_set_a_periph(AT91_PIO_PORTA, 21, 0); /* LCDD21 */ at91_pio3_set_a_periph(AT91_PIO_PORTA, 22, 0); /* LCDD22 */ at91_pio3_set_a_periph(AT91_PIO_PORTA, 23, 0); /* LCDD23 */ /* Enable clock */ at91_periph_clk_enable(ATMEL_ID_LCDC); }