/* ==========================================================================*/
void __fio_select_lock(int module)
{
u32 fio_ctr;
u32 fio_dmactr;
fio_ctr = amba_readl(FIO_CTR_REG);
fio_dmactr = amba_readl(FIO_DMACTR_REG);
switch (module) {
case SELECT_FIO_FL:
fio_dmactr = (fio_dmactr & 0xcfffffff) | FIO_DMACTR_FL;
break;
case SELECT_FIO_XD:
fio_ctr |= FIO_CTR_XD;
fio_dmactr = (fio_dmactr & 0xcfffffff) | FIO_DMACTR_XD;
break;
case SELECT_FIO_CF:
fio_ctr &= ~FIO_CTR_XD;
fio_dmactr = (fio_dmactr & 0xcfffffff) | FIO_DMACTR_CF;
#if (FIO_SUPPORT_AHB_CLK_ENA == 1)
fio_amb_sd2_disable();
fio_amb_cf_enable();
#endif
break;
case SELECT_FIO_SD:
fio_ctr &= ~FIO_CTR_XD;
fio_dmactr = (fio_dmactr & 0xcfffffff) | FIO_DMACTR_SD;
break;
case SELECT_FIO_SDIO:
fio_ctr |= FIO_CTR_XD;
fio_dmactr = (fio_dmactr & 0xcfffffff) | FIO_DMACTR_SD;
break;
case SELECT_FIO_SD2:
#if (FIO_SUPPORT_AHB_CLK_ENA == 1)
fio_amb_cf_disable();
fio_amb_sd2_enable();
#endif
#if (CHIP_REV == A7L)
fio_ctr &= ~FIO_CTR_XD;
fio_dmactr = (fio_dmactr & 0xcfffffff) | FIO_DMACTR_SD;
#endif
break;
default:
break;
}
#if (SD_HAS_INTERNAL_MUXER == 1)
if (module != SELECT_FIO_SDIO) {
#if (HANDLE_SDIO_FAKE_IRQ == 1)
amba_clrbitsw(SD_NISEN_REG, SD_NISEN_CARD);
#endif
//SMIO_38 ~ SMIO_43
amba_clrbitsl(GPIO2_AFSEL_REG, 0x000007e0);
}
#endif
amba_writel(FIO_DMACTR_REG, fio_dmactr);
amba_writel(FIO_CTR_REG, fio_ctr);
#if (SD_HAS_INTERNAL_MUXER == 1)
if (module == SELECT_FIO_SDIO) {
//SMIO_38 ~ SMIO_43
amba_setbitsl(GPIO2_AFSEL_REG, 0x000007e0);
}
#endif
}
/* ==========================================================================*/
void __fio_select_lock(int module)
{
u32 fio_ctr;
u32 fio_dmactr;
#if (SD_HAS_INTERNAL_MUXER == 1)
unsigned long flags;
#endif
fio_ctr = amba_readl(FIO_CTR_REG);
fio_dmactr = amba_readl(FIO_DMACTR_REG);
switch (module) {
case SELECT_FIO_FL:
fio_ctr &= ~FIO_CTR_XD;
fio_dmactr = (fio_dmactr & 0xcfffffff) | FIO_DMACTR_FL;
break;
case SELECT_FIO_XD:
fio_ctr |= FIO_CTR_XD;
fio_dmactr = (fio_dmactr & 0xcfffffff) | FIO_DMACTR_XD;
break;
case SELECT_FIO_CF:
fio_ctr &= ~FIO_CTR_XD;
fio_dmactr = (fio_dmactr & 0xcfffffff) | FIO_DMACTR_CF;
#if (FIO_SUPPORT_AHB_CLK_ENA == 1)
fio_amb_sd2_disable();
fio_amb_cf_enable();
#endif
break;
case SELECT_FIO_SD:
fio_ctr &= ~FIO_CTR_XD;
fio_dmactr = (fio_dmactr & 0xcfffffff) | FIO_DMACTR_SD;
break;
case SELECT_FIO_SDIO:
fio_ctr |= FIO_CTR_XD;
fio_dmactr = (fio_dmactr & 0xcfffffff) | FIO_DMACTR_SD;
break;
case SELECT_FIO_SD2:
#if (FIO_SUPPORT_AHB_CLK_ENA == 1)
fio_amb_cf_disable();
fio_amb_sd2_enable();
#endif
#if (SD_HOST1_HOST2_HAS_MUX == 1)
fio_ctr &= ~FIO_CTR_XD;
fio_dmactr = (fio_dmactr & 0xcfffffff) | FIO_DMACTR_SD;
#endif
break;
default:
break;
}
#if (SD_HAS_INTERNAL_MUXER == 1)
spin_lock_irqsave(&fio_sd0_int_lock, flags);
amba_clrbitsl(SD_NISEN_REG, SD_NISEN_CARD);
spin_unlock_irqrestore(&fio_sd0_int_lock, flags);
#if defined(CONFIG_AMBARELLA_FIO_FORCE_SDIO_GPIO)
if (module != SELECT_FIO_SDIO) {
ambarella_gpio_raw_lock(2, &flags);
amba_clrbitsl(GPIO2_AFSEL_REG, 0x000007e0);
ambarella_gpio_raw_unlock(2, &flags);
}
#endif
#endif
amba_writel(FIO_CTR_REG, fio_ctr);
amba_writel(FIO_DMACTR_REG, fio_dmactr);
#if (SD_HAS_INTERNAL_MUXER == 1)
if (module == SELECT_FIO_SD) {
spin_lock_irqsave(&fio_sd0_int_lock, flags);
amba_writel(SD_NISEN_REG, fio_sd_int);
amba_writel(SD_NIXEN_REG, fio_sd_int);
spin_unlock_irqrestore(&fio_sd0_int_lock, flags);
} else
if (module == SELECT_FIO_SDIO) {
#if defined(CONFIG_AMBARELLA_FIO_FORCE_SDIO_GPIO)
ambarella_gpio_raw_lock(2, &flags);
amba_setbitsl(GPIO2_AFSEL_REG, 0x000007e0);
ambarella_gpio_raw_unlock(2, &flags);
#endif
spin_lock_irqsave(&fio_sd0_int_lock, flags);
amba_writel(SD_NISEN_REG, fio_sdio_int);
amba_writel(SD_NIXEN_REG, fio_sdio_int);
spin_unlock_irqrestore(&fio_sd0_int_lock, flags);
}
#endif
}
void fio_unlock(int module)
{
if (atomic_read(&fio_owner) == module) {
#if (SD_HAS_INTERNAL_MUXER == 1)
if (fio_select_sdio_as_default && (module != SELECT_FIO_SDIO)) {
u32 fio_dmactr;
#if (HANDLE_SDIO_FAKE_IRQ == 1)
/* When swtich back to SDIO, SMIO38 ~ 43 connected to */
/* SD controller internally and a detection of low of */
/* SMIO41 cause fake SDIO irq. */
unsigned long flags;
flags = arm_irq_save();
/* SMIO_38 ~ 43 HW */
amba_setbitsl(GPIO2_AFSEL_REG, 0x000007e0);
fio_dmactr = amba_readl(FIO_DMACTR_REG);
fio_dmactr = (fio_dmactr & 0xcfffffff) | FIO_DMACTR_SD;
amba_writel(FIO_DMACTR_REG, fio_dmactr);
amba_setbitsl(FIO_CTR_REG, FIO_CTR_XD);
fio_reactive_sdio_irq();
arm_irq_restore(flags);
#else
fio_dmactr = amba_readl(FIO_DMACTR_REG);
fio_dmactr = (fio_dmactr & 0xcfffffff) | FIO_DMACTR_SD;
amba_writel(FIO_DMACTR_REG, fio_dmactr);
amba_setbitsl(FIO_CTR_REG, FIO_CTR_XD);
#endif
}
#endif
#if (FIO_SUPPORT_AHB_CLK_ENA == 1)
if (fio_select_sdio_as_default && (module == SELECT_FIO_CF)) {
fio_amb_cf_disable();
fio_amb_sd2_enable();
}
#endif
}
if ((atomic_read(&fio_owner) == module) &&
(fio_default_owner != SELECT_FIO_FREE) &&
(fio_default_owner != module)) {
__fio_select_lock(fio_default_owner);
}
#if defined(CONFIG_AMBARELLA_IPC)
atomic_set(&fio_owner, SELECT_FIO_FREE);
#if (SD_HOST1_HOST2_HAS_MUX == 1)
switch (module) {
case SELECT_FIO_SD:
case SELECT_FIO_SDIO:
ipc_mutex_unlock(IPC_MUTEX_ID_SD);
return;
case SELECT_FIO_SD2:
ipc_mutex_unlock(IPC_MUTEX_ID_SD2);
return;
default:
ipc_mutex_unlock(IPC_MUTEX_ID_SD);
ipc_mutex_unlock(IPC_MUTEX_ID_SD2);
return;
}
#else
ipc_mutex_unlock(IPC_MUTEX_ID_FIO);
#endif /* SD_HOST1_HOST2_HAS_MUX */
#else
if (atomic_cmpxchg(&fio_owner, module, SELECT_FIO_FREE) == module) {
wake_up(&fio_lock);
} else {
pr_err("%s: fio_owner[%d] != module[%d]!.\n",
__func__, atomic_read(&fio_owner), module);
}
#endif
}