Esempio n. 1
0
void sys_cpu_en_timer(uint32_t counts, uint8_t ien)
{
    /* Disable Counter by setting DC bit to 1 in CP0.Cause */
    _CP0_BIS_CAUSE(_CP0_CAUSE_DC_MASK);

    _CP0_SET_COUNT(counts);
    if (ien) {
        jtvic_en_source(MEC14xx_GIRQ24_ID, 0, 0);
    } else {
        jtvic_dis_clr_source(MEC14xx_GIRQ24_ID, 0, 1);
    }

    /* Enable Counter */
    _CP0_BIC_CAUSE(_CP0_CAUSE_DC_MASK);

}
Esempio n. 2
0
girq11_b8(void)
{
    jtvic_dis_clr_source(MEC14xx_GIRQ11_ID, 8, JTVIC_CLR_SRC);
}
Esempio n. 3
0
girq25_b8(void)
{
    jtvic_dis_clr_source(MEC14xx_GIRQ25_ID, 8);
}
Esempio n. 4
0
girq25_b27(void)
{
    jtvic_dis_clr_source(MEC14xx_GIRQ25_ID, 27);
}
Esempio n. 5
0
girq25_b19(void)
{
    jtvic_dis_clr_source(MEC14xx_GIRQ25_ID, 19);
}
Esempio n. 6
0
girq12_b2(void)
{
    jtvic_dis_clr_source(MEC14xx_GIRQ12_ID, 2);
}
Esempio n. 7
0
girq14_b5(void)
{
    jtvic_dis_clr_source(MEC14xx_GIRQ14_ID, 5);
}
Esempio n. 8
0
girq08_b6(void)
{
    jtvic_dis_clr_source(MEC14xx_GIRQ08_ID, 6);
}
Esempio n. 9
0
girq08_b22(void)
{
    jtvic_dis_clr_source(MEC14xx_GIRQ08_ID, 22);
}
Esempio n. 10
0
girq08_b19(void)
{
    jtvic_dis_clr_source(MEC14xx_GIRQ08_ID, 19);
}
Esempio n. 11
0
girq23_b13(void)
{
    jtvic_dis_clr_source(MEC14xx_GIRQ23_ID, 13, TRUE);
}
Esempio n. 12
0
girq23_b9(void)
{
    jtvic_dis_clr_source(MEC14xx_GIRQ23_ID, 9, TRUE);
}