static void __USBC_Host_Tx_ConfigEp(__u32 usbc_base_addr, __u32 ep_index, __u32 ts_mode, __u32 ts_type, __u32 is_double_fifo, __u32 ep_MaxPkt, __u32 interval)
{
__u16 reg_val = 0;
__u16 temp = 0;
//--<1>--config tx_csr
USBC_Writew((1 << USBC_BP_TXCSR_H_MODE) | (1 << USBC_BP_TXCSR_H_CLEAR_DATA_TOGGLE)
| (1 << USBC_BP_TXCSR_H_FLUSH_FIFO),
USBC_REG_TXCSR(usbc_base_addr));
if(is_double_fifo){
USBC_Writew((1 << USBC_BP_TXCSR_H_MODE) | (1 << USBC_BP_TXCSR_H_CLEAR_DATA_TOGGLE)
| (1 << USBC_BP_TXCSR_H_FLUSH_FIFO),
USBC_REG_TXCSR(usbc_base_addr));
}
//--<2>--config tx ep max packet
reg_val = USBC_Readw(USBC_REG_TXMAXP(usbc_base_addr));
temp = ep_MaxPkt & ((1 << USBC_BP_TXMAXP_PACKET_COUNT) - 1);
reg_val |= temp;
USBC_Writew(reg_val, USBC_REG_TXMAXP(usbc_base_addr));
//--<3>--config ep transfer type
__USBC_Host_Tx_EpType(usbc_base_addr, ep_index, ts_mode, ts_type);
//--<4>--config polling interval
USBC_Writeb(interval, USBC_REG_TXINTERVAL(usbc_base_addr));
}
static void __USBC_Dev_Tx_ClearStall(ulong usbc_base_addr)
{
__u32 reg_val;
reg_val = USBC_Readw(USBC_REG_TXCSR(usbc_base_addr));
reg_val &= ~((1 << USBC_BP_TXCSR_D_SENT_STALL)|(1 << USBC_BP_TXCSR_D_SEND_STALL));
USBC_Writew(reg_val, USBC_REG_TXCSR(usbc_base_addr));
}
static void __USBC_Dev_Tx_WriteDataComplete(ulong usbc_base_addr)
{
__u16 ep_csr = 0;
ep_csr = USBC_Readw(USBC_REG_TXCSR(usbc_base_addr));
ep_csr |= 1 << USBC_BP_TXCSR_D_TX_READY;
ep_csr &= ~(1 << USBC_BP_TXCSR_D_UNDER_RUN);
USBC_Writew(ep_csr, USBC_REG_TXCSR(usbc_base_addr));
}
static void __USBC_Host_Tx_ConfigEpDma(__u32 usbc_base_addr)
{
__u16 ep_csr = 0;
//auto_set, tx_mode, dma_tx_en, mode1
ep_csr = USBC_Readb(USBC_REG_TXCSR(usbc_base_addr) + 1);
ep_csr |= (1 << USBC_BP_TXCSR_H_AUTOSET) >> 8;
ep_csr |= (1 << USBC_BP_TXCSR_H_MODE) >> 8;
ep_csr |= (1 << USBC_BP_TXCSR_H_DMA_REQ_EN) >> 8;
ep_csr |= (1 << USBC_BP_TXCSR_H_DMA_REQ_MODE) >> 8;
USBC_Writeb(ep_csr, (USBC_REG_TXCSR(usbc_base_addr) + 1));
}
static void __USBC_Host_Tx_ClearEpDma(__u32 usbc_base_addr)
{
__u16 ep_csr = 0;
//auto_set, dma_tx_en, mode1
ep_csr = USBC_Readb(USBC_REG_TXCSR(usbc_base_addr) + 1);
ep_csr &= ~((1 << USBC_BP_TXCSR_H_AUTOSET) >> 8);
ep_csr &= ~((1 << USBC_BP_TXCSR_H_DMA_REQ_EN) >> 8);
USBC_Writeb(ep_csr, (USBC_REG_TXCSR(usbc_base_addr) + 1));
//DMA_REQ_EN和DMA_REQ_MODE不能在同一个cycle中清除
ep_csr = USBC_Readb(USBC_REG_TXCSR(usbc_base_addr) + 1);
ep_csr &= ~((1 << USBC_BP_TXCSR_H_DMA_REQ_MODE) >> 8);
USBC_Writeb(ep_csr, (USBC_REG_TXCSR(usbc_base_addr) + 1));
}
static void __USBC_Host_Tx_ConfigEp_Default(__u32 usbc_base_addr)
{
//--<1>--config tx_csr, 先刷fifo, 有全部清零
USBC_Writew((1 << USBC_BP_TXCSR_H_CLEAR_DATA_TOGGLE) | (1 << USBC_BP_TXCSR_H_FLUSH_FIFO),
USBC_REG_TXCSR(usbc_base_addr));
USBC_Writew(0x00, USBC_REG_TXCSR(usbc_base_addr));
//--<2>--config tx ep max packet
USBC_Writew(0x00, USBC_REG_TXMAXP(usbc_base_addr));
//--<3>--config ep transfer type
USBC_Writeb(0x00, USBC_REG_TXTYPE(usbc_base_addr));
//--<4>--config polling interval
USBC_Writeb(0x00, USBC_REG_TXINTERVAL(usbc_base_addr));
}
static __u32 __USBC_Dev_Tx_IsWriteDataReady(ulong usbc_base_addr)
{
__u32 temp = 0;
temp = USBC_Readw(USBC_REG_TXCSR(usbc_base_addr));
temp &= (1 << USBC_BP_TXCSR_D_TX_READY) | (1 << USBC_BP_TXCSR_D_FIFO_NOT_EMPTY);
return temp;
}
static void __USBC_Dev_Tx_ConfigEp_Default(ulong usbc_base_addr)
{
//--<1>--clear tx csr
USBC_Writew(0x00, USBC_REG_TXCSR(usbc_base_addr));
//--<2>--clear tx ep max packet
USBC_Writew(0x00, USBC_REG_TXMAXP(usbc_base_addr));
//--<3>--config ep transfer type
}
static void __USBC_Dev_Tx_ConfigEp(ulong usbc_base_addr, __u32 ts_type, __u32 is_double_fifo, __u32 ep_MaxPkt)
{
__u16 reg_val = 0;
__u16 temp = 0;
//--<1>--config tx csr
reg_val = (1 << USBC_BP_TXCSR_D_MODE);
reg_val |= (1 << USBC_BP_TXCSR_D_CLEAR_DATA_TOGGLE);
reg_val |= (1 << USBC_BP_TXCSR_D_FLUSH_FIFO);
USBC_Writew(reg_val, USBC_REG_TXCSR(usbc_base_addr));
if(is_double_fifo){
USBC_Writew(reg_val, USBC_REG_TXCSR(usbc_base_addr));
}
//--<2>--config tx ep max packet
reg_val = USBC_Readw(USBC_REG_TXMAXP(usbc_base_addr));
temp = ep_MaxPkt & ((1 << USBC_BP_TXMAXP_PACKET_COUNT) - 1);
reg_val &= ~(0x1fff); //added by jerry
reg_val |= temp;
USBC_Writew(reg_val, USBC_REG_TXMAXP(usbc_base_addr));
//--<3>--config ep transfer type
switch(ts_type){
case USBC_TS_TYPE_ISO:
__USBC_Dev_Tx_EnableIsoEp(usbc_base_addr);
break;
case USBC_TS_TYPE_INT:
__USBC_Dev_Tx_EnableIntEp(usbc_base_addr);
break;
case USBC_TS_TYPE_BULK:
__USBC_Dev_Tx_EnableBulkEp(usbc_base_addr);
break;
default:
__USBC_Dev_Tx_EnableBulkEp(usbc_base_addr);
}
}
static __u32 __USBC_Host_Tx_IsStall(__u32 usbc_base_addr)
{
return USBC_REG_test_bit_w(USBC_BP_TXCSR_H_TX_STALL, USBC_REG_TXCSR(usbc_base_addr));
}
static void __USBC_Host_Tx_ClearError(__u32 usbc_base_addr)
{
USBC_REG_clear_bit_w(USBC_BP_TXCSR_H_ERROR, USBC_REG_TXCSR(usbc_base_addr));
}
static __u32 __USBC_Host_Tx_IsError(__u32 usbc_base_addr)
{
return USBC_REG_test_bit_w(USBC_BP_TXCSR_H_ERROR, USBC_REG_TXCSR(usbc_base_addr));
}
static void __USBC_Host_Tx_ClearNakTimeOut(__u32 usbc_base_addr)
{
USBC_REG_clear_bit_w(USBC_BP_TXCSR_H_NAK_TIMEOUT, USBC_REG_TXCSR(usbc_base_addr));
}
static __u32 __USBC_Host_Tx_IsNakTimeOut(__u32 usbc_base_addr)
{
return USBC_REG_test_bit_w(USBC_BP_TXCSR_H_NAK_TIMEOUT, USBC_REG_TXCSR(usbc_base_addr));
}
static void __USBC_Host_Tx_WriteDataComplete(__u32 usbc_base_addr)
{
USBC_REG_set_bit_w(USBC_BP_TXCSR_H_TX_READY, USBC_REG_TXCSR(usbc_base_addr));
}
static __u32 __USBC_Host_Tx_IsWriteDataReady(__u32 usbc_base_addr)
{
return USBC_REG_test_bit_w(USBC_BP_TXCSR_H_TX_READY, USBC_REG_TXCSR(usbc_base_addr))
| USBC_REG_test_bit_w(USBC_BP_TXCSR_H_FIFO_NOT_EMPTY, USBC_REG_TXCSR(usbc_base_addr));
}
static void __USBC_Dev_Tx_EnableBulkEp(ulong usbc_base_addr)
{
USBC_REG_clear_bit_w(USBC_BP_TXCSR_D_ISO, USBC_REG_TXCSR(usbc_base_addr));
}
static void __USBC_Dev_Tx_EnableIsoEp(ulong usbc_base_addr)
{
USBC_REG_set_bit_w(USBC_BP_TXCSR_D_ISO, USBC_REG_TXCSR(usbc_base_addr));
}
static void __USBC_Host_Tx_ClearStall(__u32 usbc_base_addr)
{
USBC_REG_clear_bit_w(USBC_BP_TXCSR_H_TX_STALL, USBC_REG_TXCSR(usbc_base_addr));
}
static void __USBC_Host_Tx_FlushFifo(__u32 usbc_base_addr)
{
USBC_Writew((1 << USBC_BP_TXCSR_H_CLEAR_DATA_TOGGLE) | (1 << USBC_BP_TXCSR_H_FLUSH_FIFO),
USBC_REG_TXCSR(usbc_base_addr));
}
static __u32 __USBC_Dev_Tx_IsEpStall(ulong usbc_base_addr)
{
return USBC_REG_test_bit_w(USBC_BP_TXCSR_D_SENT_STALL, USBC_REG_TXCSR(usbc_base_addr));
}
static void __USBC_Dev_Tx_SendStall(ulong usbc_base_addr)
{
//send stall, and fifo is flushed automaticly
USBC_REG_set_bit_w(USBC_BP_TXCSR_D_SEND_STALL, USBC_REG_TXCSR(usbc_base_addr));
}
static void __USBC_Host_Tx_ClearCSR(__u32 usbc_base_addr)
{
USBC_Writew(0x00, USBC_REG_TXCSR(usbc_base_addr));
}
static void __USBC_Dev_Tx_EnableIntEp(__u32 usbc_base_addr)
{
USBC_REG_clear_bit_w(USBC_BP_TXCSR_D_ISO, USBC_REG_TXCSR(usbc_base_addr));
}
