void disp_multily_init(int module)
{
/* BASE : MLC */
NX_MLC_SetBaseAddress(module, (U32)IO_ADDRESS(NX_MLC_GetPhysicalAddress(module)));
NX_MLC_OpenModule(module);
/* CLOCK: MLC PCLK/BCLK */
NX_MLC_SetClockPClkMode(module, NX_PCLKMODE_ALWAYS);
NX_MLC_SetClockBClkMode(module, NX_BCLKMODE_ALWAYS);
}
static void _dpc_clk_enable(int module)
{
NX_DPC_SetClockDivisorEnable(module, CFALSE);
NX_DPC_SetClockOutEnb(module, 0, CFALSE );
NX_DPC_SetClockOutEnb(module, 1, CFALSE );
NX_MLC_SetClockBClkMode(module, NX_BCLKMODE_ALWAYS);
NX_DPC_SetClockDivisor (module, 0, 1 );
NX_DPC_SetClockSource (module, 0, DPC_CLKSRC_HDMICLK ); //
NX_DPC_SetClockOutInv (module,0, 0); // Out Pad VCLK2 Inverse
NX_DPC_SetClockDivisor (module, 1, 1 );
NX_DPC_SetClockSource (module, 1, DPC_CLKSRC_CLK0 ); //
NX_DPC_SetClockOutEnb (module, 1, CTRUE);
NX_DPC_SetClockDivisorEnable(module,CTRUE);
}
